적층 세라믹 커패시터  [통신 인프라・산업 기기 용도 적층 세라믹 커패시터 (고유전율계)]

제품 사양

공급 체제 양산(권장)
정전용량 1 uF ± 20 %
CASE사이즈 (EIA/JIS) 0805/2012
정격전압 50 V
tanδ (max) 5 %
온도특성 (EIA) X5R
사용온도범위 (EIA) -55 to +85 ℃
고온부하 (%정격전압) 150 %
절연저항값 (min) 500 MΩ·μF
L사이즈 2.0 ±0.10 mm
W사이즈 1.25 ±0.10 mm
T사이즈 1.25 ±0.10 mm
e사이즈 0.50 ±0.25 mm
RoHS Compliance (10 subst.) Yes
REACH Compliance (240 subst.) Yes
IEC62474 (Ver. D28.00) Compliance Yes
Halogen Free Yes
적용 납땜법 Reflow
포장 Taping Embossed 3000pcs

외관

고성능제안

소형
고온 낮은 높이
고용량

특징

적층형의 구조 때문에 신뢰성이 높습니다.

동일 형상, 정전용량범위가 넓습니다.

전극에 Ni금속을 사용하여, 단자전극부에 도금되어 있어, 납이 잘 붙게 하고, 내열
성이 뛰어나며, migration도 거의 발생하지 않으며, 높은 신뢰성을 나타냅니다.

등가 직렬 저항(ESR)이 작고, 소음 흡수성이 뛰어납니다.

주요 용도

통신 인프라・산업 기기 용도

기지국 통신 장비 등의 통신 인프라 시설

FA, 산업용 로봇 등 산업 기기

디지털 회로 전반

전원 바이패스 커패시터

평활 커패시터

제품 자료

참고 사양서(EIA)
스펙 시트
특성 데이터
치수(외형, 권장 랜드, 등)
당사제품에 관한 주의사항
Part Number
 

시뮬레이션 데이터

온도 · DC 바이어스 모델 대해
S 파라미터(단품)
S 파라미터(시리즈)[zip]
SPICE 모델(단품)[cir 형식]
SPICE 모델(시리즈)[lib 형식]
SPICE 모델(시리즈)[zip]
온도 · DC 바이어스 모델(LTspice)[zip]
온도 · DC 바이어스 모델(PSpice)[zip]
온도 · DC 바이어스 모델(HSPICE)[zip]
온도 · DC 바이어스 모델(Spectre)[zip]
3D모델 (STEP)
Land Pattern(DXF)
User-specified Temp./Bias model [.s2p, .cir]

링크

컴퍼넌트 라이브러리 다운로드 페이지
EMC부품 시뮬레이터 다운로드 페이지
The Fundamental Technical Knowledge of Capacitors
Ceramic Capacitor Q&A
Conditions for measuring S-parameter
문의
Change to Part Numbers
 

제품환경증명서

RoHS(Product)
REACH(Product)

특성 값 그래프
Sn-Zn계는 납땜은 칩 적층 세라믹 커패시터의 신뢰성에 악영향을 줍니다.
Sn-Zn계는 납땜을 사용할 경우에는 사전에 당사로 연락을 주십시오.
기재내용에 대한 상세내용 및 주문하실 때에는 당사 영업으로 문의해 주시기 바랍니다.
{{title}}