적층 세라믹 커패시터  [일반적인 전자 기기 용 저 왜곡 설계 / 소리 울 / 좋은 바이어스 적층 세라믹 커패시터(CF_LD)]

製品仕様

공급 체제 양산(권장)
정전용량 1 uF ± 10 %
CASE사이즈 (EIA/JIS) 1206/3216
정격전압 50 V
tanδ (max) 10 %
온도특성 (EIA) X5R
사용온도범위 (EIA) -55 to +85 ℃
정전 용량 변화율 (EIA) ±15 %
고온부하 (%정격전압) 150 %
절연저항값 (min) 100 MΩ·μF
디레이팅 STD
L사이즈 3.2 ±0.15 mm
W사이즈 1.6 ±0.15 mm
T사이즈 1.6 ±0.20 mm
e사이즈 0.50 +0.35/-0.25 mm
RoHS Compliance (10 subst.) Yes
REACH Compliance (251 subst.) Yes
Halogen Free Yes
적용 납땜법 Reflow
포장 Taping Embossed 2000pcs
在庫
旧品番 :
販売店 在庫 購入
Powered by netComponents

外観

特徴

These products have high capacitance while suppressing distortion caused by the inverse piezoelectric effect

They reduce acoustic noise

製品資料

参考仕様書(JIS)
スペックシート
特性データ
寸法図（外形、推奨ランド等）
当社製品に関するお断り
品番表記法
 

シミュレーションデータ

温度・DCバイアスモデルについて
Sパラメータファイル（単品）
Sパラメータファイル（シリーズ）[zip]
SPICEモデル（単品）[cir形式]
SPICEモデル（シリーズ）[lib形式]
SPICEモデル（シリーズ）[zip]
温度・DCバイアスモデル(LTspice)[zip]
温度・DCバイアスモデル(PSpice)[zip]
温度・DCバイアスモデル(HSPICE)[zip]
温度・DCバイアスモデル(Spectre)[zip]
3Dモデル（STEP）
ランドパターン(DXF)
温度・バイアス条件指定モデル[.s2p, .cir]

リンク

컴퍼넌트 라이브러리 다운로드 페이지
EMC부품 시뮬레이터 다운로드 페이지
The Fundamental Technical Knowledge of Capacitors
Q&A
Conditions for measuring S-parameter
Management System Certification Status(ISO, IATF)
문의
Change to Part Numbers
 

製品環境証明書

RoHS(単品)
REACH(単品)
Sn-Zn계는 납땜은 칩 적층 세라믹 커패시터의 신뢰성에 악영향을 줍니다.
Sn-Zn계는 납땜을 사용할 경우에는 사전에 당사로 연락을 주십시오.
기재내용에 대한 상세내용 및 주문하실 때에는 당사 영업으로 문의해 주시기 바랍니다.

特性値グラフ
{{title}}