적층 세라믹 커패시터  [일반적인 전자 기기 용 LW 역전 저 ESL 적층 세라믹 커패시터(LWDC™)]

제품 사양

공급 체제 양산(비권장)
정전용량 1 uF ± 20 %
CASE사이즈 (EIA/JIS) 0306/0816
정격전압 6.3 V
tanδ (max) 10 %
온도특성 (EIA) X5R
사용온도범위 (EIA) -55 to +85 ℃
정전 용량 변화율 (EIA) ±15 %
고온부하 (%정격전압) 150 %
절연저항값 (min) 100 MΩ·μF
L사이즈 0.8 ±0.10 mm
W사이즈 1.6 ±0.10 mm
T사이즈 0.5 ±0.05 mm
e사이즈 0.25 ±0.15 mm
RoHS Compliance (10 subst.) Yes
REACH Compliance (240 subst.) Yes
IEC62474 (Ver. D28.00) Compliance Yes
Halogen Free Yes
적용 납땜법 Reflow
포장 Taping Embossed 4000pcs

외관

특징

등가 직렬저항(ESR)이 작습니다.

등가 직렬 인덕턴스(ESL)이 작습니다.

고주파에서의 Noise 제거효과가 높습니다.

리플 전압 감소합니다.

소형대용량화를 실현합니다.

주요 용도

디커플링 커패시터

평활 커패시터(DC-DC컨버터, 스윗칭 전원)

제품 자료

참고 사양서(EIA)
스펙 시트
특성 데이터
치수(외형, 권장 랜드, 등)
당사제품에 관한 주의사항
Part Number
 

시뮬레이션 데이터

온도 · DC 바이어스 모델 대해
S 파라미터(단품)
S 파라미터(시리즈)[zip]
SPICE 모델(단품)[cir 형식]
SPICE 모델(시리즈)[lib 형식]
SPICE 모델(시리즈)[zip]
온도 · DC 바이어스 모델(LTspice)[zip]
온도 · DC 바이어스 모델(PSpice)[zip]
온도 · DC 바이어스 모델(HSPICE)[zip]
온도 · DC 바이어스 모델(Spectre)[zip]
3D모델 (STEP)
Land Pattern(DXF)
User-specified Temp./Bias model [.s2p, .cir]

링크

컴퍼넌트 라이브러리 다운로드 페이지
EMC부품 시뮬레이터 다운로드 페이지
The Fundamental Technical Knowledge of Capacitors
Q&A
Conditions for measuring S-parameter
문의
Change to Part Numbers
 

제품환경증명서

RoHS(Product)
REACH(Product)

특성 값 그래프
개별사양의 교체로 인하여、X7R/X7S사양에 대응되는 경우가 있습니다.
Sn-Zn계는 납땜은 칩 적층 세라믹 커패시터의 신뢰성에 악영향을 줍니다.
Sn-Zn계는 납땜을 사용할 경우에는 사전에 당사로 연락을 주십시오.
기재내용에 대한 상세내용 및 주문하실 때에는 당사 영업으로 문의해 주시기 바랍니다.
{{title}}